Arbeitsgruppe Effiziente Eingebettete Systeme Hochschule Augsburg
University of Applied Sciences
HS Augsburg / Fakultät für Informatik / Arbeitsgruppe EES english
Startseite
Seminar WS19/20
Team
Offene Stellen
Offene
Abschlussarbeiten
Labor
Forschung
ASTERICS
ParaNut
ChASA
Triokulus
e4rat
HiCoVec
Lehre
Hardware-Systeme
Entwurf digitaler
Systeme 2
Entwurf integrierter
Systeme
Studentische
Projektarbeiten
Publikationen
Archiv
Seminar WS15/16
Seminar WS14/15
Seminar WS13/14
Impressum

Forschungs- und Bachelor-Seminar - WS 2019/20

"Effiziente Eingebettete Systeme"

Stand: 30.01.2020

Allgemeines

Termin: jeweils mittwochs ab 15:40 (bis ca. 18:50)
Raum: J319

Vorträge

5.2.2020

15:40 Entwurf, Implementierung, Test und Demonstration einer Hardwareabstraktions-Bibliothek für ParaNut-Prozessoren
Anna Pfützner (IBV / HSA)
16:25 Virtuelle Speicherverwaltung mit dem ParaNut-Prozessor
Christian Meyer (HSA)
17:10 Pause
17:20 High-Performance PCIe-Based Peer-to-Peer Communication for FPGAs
Bastian Boese (Missing Link Electronics)
18:05 Simulationsumgebung zur Evaluation der Sichtfelderweiterung automatisierter Fahrzeuge durch Radarsensoren in der Infrastruktur
Korbinian Schalkhammer (HSA, KoRA9-Projekt)

12.2.2020

15:40 Analyse und Ausarbeitung einer Container basierenden Softwarestruktur in fahrerlosen Transportsystemen
Martin Engelhart (Grenzebach)
16:25 Pick-and-Place-Anwendung unter Verwendung einer Low-Cost-3D-Kamera und eines MRK-fähigen Roboters
Johannes Maier (KUKA)
17:10 Pause
17:20 Optimization of Neural Networks for Industrial Applications
Tobias Schwarz (HSA / opdi-tex)
18:05 Flexible Ansteuerung von ASTERICS-Systemen unter Linux
Patrick Zacharias (HSA)
18:50 Evaluierung der technischen Grundlage für eine Testautomatisierung einer NC-Steuerungsschnittstelle
Tobias Eldracher (Grob)

19.2.2020

15:40 Aufbau einer FPGA-basierten Bildverarbeitungskette mit künstlichem neuronalen Netz zur Objekterkennung für die Endoskopie
Eugen Matery (Digital Endoscopy)
16:25 A Hardware Accelerated Lane Detection System for Automated Driving
Christian Scheglmann (HSA, ASTERICS)
17:10 Pause
17:20 Using the ASTERICS Framework for Rapid Prototyping and Education in Image Processing on FPGAs
Philip Manke (HSA, ASTERICS)
18:05 The ParaNut/RISC-V Processor - An Open, Parallel, and Highly Scalable Processor Architecture for FPGA-based Systems
Alexander Bahle (HSA / IBV)
30.7.2020 - Michael Schäferling